几十年来，基于硅的晶体管制造技术的改进降低了成本，并提高了计算的能效。但是，随着封装在集成电路中的晶体管数量的增加，似乎并没有以历史速度提高能源效率，这种趋势可能已接近尾声。碳纳米管场效应晶体管(CNFET)比硅场效应晶体管具有更高的能源效率，可用于构建新型的性能更优异的三维微处理器，是用于开发节能计算的有前途的纳米技术。但是迄今为止，它们大部分都存在于“手工”空间中，在学术实验室中少量制作，无法满足商业领域对CNFET高密度、快速制备、低成本的需求。

然而，麻省理工电气工程和计算机科学学院助理教授Max M Shulaker带领其团队首次实现了在商业半导体加工厂中大规模、快速制备CNFET。该成果于近期发表于《Nature Electronics》。

科学家们展示了如何利用商业半导体设备和与硅基半导体加工工艺相兼容的工艺在8寸晶圆上制造CNFET。文中的CNFET是在美国的一家商业硅制造厂和一家半导体铸造厂中制造的，在达到足够的密度、加工速度的同时也满足工厂对化学和污染物的严格要求。该研究成果为CNFET的商业化迈出重要的一步。

图1 麻省理工的研究人员展示了利用商业半导体厂在8寸晶圆上制造的碳纳米管晶体管

图片来源：MIT News June 1, 2020

02

背景介绍

随着封装在集成电路中的晶体管数量的增加，很难再进一步提高基于硅的晶体管的能源效率。

CNFET比硅基晶体管的能效高一个数量级，是一种有吸引力的替代技术。CNFET的性能在很大程度上取决于晶圆表面上碳纳米管(CNT)的数量及其取向。然而，在商业半导体加工厂大规模快速制备CNFET是一个巨大的挑战：CNT的排列、CNT的密度、CNT分布的重复性、CNT分布的可控性。

在实验室中构建CFNET的最有效方法之一是沉积纳米管，称为孵化。如图1所示，在基板底部预先金属栅极图案化，后进行高k栅极电介质沉积，然后将晶片浸入装有由悬浮在甲苯中的纯度高达≥99.99％的半导体性CNT组成的溶液槽中，经过一段设定的时间（“孵育时间”），然后将其取出，用溶剂喷雾冲洗并用氮气干燥。孵化方法虽然在工业上很实用，但根本无法对齐纳米管；且耗时巨长，仅孵育时间就需要48小时。

图2 常规实验室沉积纳米管法

图片来源：NatureElectronics 01 June, 2020. (Fig.1a)

CNFET的性能在很大程度上取决于沉积工艺，这会影响晶圆表面上CNT的数量及其取向。CNT密度影响CNFET电路的能量效率。图3说明了超大规模综合(VLSI)电路设计和分析流程，用于量化在一系列CNT密度范围内使用CNFET设计的商业级处理器的节能产品(EDP)。该仿真框架使用经过实验校准的CNFET紧凑型模型，商业级工艺设计套件(PDK)和行业标准的工具流程，对使用CNFET设计的VLSI商业级处理器的总能耗和时钟频率进行了量化。

图4 VLSI设计和分析流程示意图

图片来源：NatureElectronics 01 June, 2020. (Fig.2a)

CNT沉积过程可以用朗缪尔(Langmuir)吸附理论（该理论框架描述了吸附在固体表面上的理想气体的分子）来了解驱动CNT沉积的潜在机理，其本质是吸附和解吸同时发生的可逆抵消过程。

在本文中，作者从提高吸附速度和降低解吸速度两方面入手，实现了在商业半导体加工厂大规模快速制备高密度的CNFET。

03

创新研究

3.1

提出可以降低解吸速度的干式循环法

图2. 干式循环方法示意图

图片来源：NatureElectronics 01 June, 2020. (Fig.3a)

一旦CNT在基材上干燥，其解吸速率大约为零（也就是说，CNT被有效地“冻结”了）。图2展示了改进的CNT孵育方法，即“干式循环”孵育，该方法利用干燥过程降低了解吸速率，从而有利于更快的沉积。为了进行干循环孵育，将底物（与之前相同的方法制备）浸没在CNT溶液中并孵育10 s（利用快速的线性沉积方案）。然后从溶液中取出底物，用溶剂喷雾冲洗并用氮气干燥。此过程（“单周期”孵育）重复多次。间歇干燥导致CNT沉积量急剧增加：在150 s后约45个CNTs µm-1约为最大平衡密度的1.5倍（在相同的CNT溶液浓度为1μgml-1的情况下，孵育时间减少了1100倍以上）（通过干循环进行的总孵育时间为150 s，相对于持续48 h的单周期基线孵育而言）。电特性测试表明， CNFET电性能不受干循环间隔数的影响。

3.2

提出可以提高吸附速度的ACE（通过蒸发的人工浓缩）法

除了降低解吸速率外，另一种方法是提高吸附速率。为此，作者开发了另一种改进的CNT孵育方法：通过蒸发进行人工浓缩（ACE，图3）。与基线温育（将底物浸没在CNT溶液的水箱中）相反，ACE是通过在受控环境中在底物表面上沉积少量溶液来实现的。随着时间的流逝，溶剂会从CNT溶液中缓慢蒸发，从而人为地将CNT的浓度增加到超过起始浓度，并保持初始的CNT吸附速度。作者还详细研究了蒸发速率与CNT均匀性的关系。ACE法对CNT沉积的好处：在相同的起始CNT溶液浓度和处理时间的情况下，与基线培养对照相比，线性CNT密度增加> 2.5倍。

图3 通过蒸发（ACE）方法进行人工浓缩的示意图

图片来源：Nature Electronics 01 June, 2020. (Fig.3b)

3.3

在半导体厂实现CNEFT在8寸晶圆上加工制造

作者研发适合在商业半导体加工厂运行的CNT沉积工艺，其步骤分别是：CNT孵育→干式循环→ACE→溶剂冲洗→氮气干燥，在8寸晶圆上实现了大规模快速高质量的CNT沉积。

在晶圆级的CNT沉积之后，在整个8寸晶圆基板上制造了CNFET。CNFET是在约130 nm的技术节点上制造的，具有高k栅电介质和金属栅叠层。作者进行了三个8寸CNFET晶圆级制造，都实现了CFNET以14400 x 14400阵列分布，重复性好。

为了表征CNFET，作者测量了分布在整个8寸晶片上的4800个单独的CNFET，并重复了这些测量。测量结果显示，这些CNFET的平均阈值电压为-416 mV，标准偏差为64 mV，平均开关比> 4000，平均SS为109 mV dec-1，并且在平均断态电流<10nA µm-1的情况下，平均驱动电流>23 µA µm-1。

03

创新研究

作者报道了在商用硅制造设施中制造CNFET的过程，实现了8寸晶圆的晶圆级均匀性和可重复性。开发了干式循环法和ACE法，显着提高了CNT沉积速率和CNT密度。此外，研究结果表明，通过孵育沉积的CNT可以满足制造与硅CMOS兼容的高性能CNFET技术的要求。

碳纳米管场效应晶体管CNFET比硅场效应晶体管具有更高的能源效率，可用于构建新型的三维微处理器。与在约450℃~500℃的温度下制造的硅基晶体管不同，CNFET还可在接近室温的温度下制造。Shulaker说：“这意味着可以在先前制造的电路层之上直接构建电路层，以创建三维芯片。”未来将在工业环境中利用CNFET构建不同类型的集成电路，并探索3D芯片可以提供的一些新功能。